|  |  |
| --- | --- |
| **Curso:** | Ciência da Computação |
| **Disciplina:** | Sistemas Digitais |
| **Professor:** Luís Carlos Pompeu | |
| **Aluno:** | |

**Questões de Revisão**

Uma imagem contendo Tabela

Descrição gerada automaticamente1. Considere a seguinte tabela verdade:

Essa tabela verdade tem a seguinte expressão em forma de soma de produtos:

Uma imagem contendo Ícone

Descrição gerada automaticamente

Diagrama, Esquemático

Descrição gerada automaticamenteCom essa expressão podemos criar o circuito abaixo:

Faça a simplificação da expressão utilizando os teoremas apresentados nas aulas com o circuito equivalente e depois faça a simplificação da tabela verdade utilizando o mapa de Karnaugh e o circuito equivalente.

2. Qual é o estado normal de repouso das entradas SET e RESET? E qual é o estado ativo de cada uma?

3. Quais serão os estados de Q e Q’ após um FF ter sido resetado?

4. Verdadeiro ou falso: a entrada SET nunca pode ser usada para gerar Q = 0.

5. Quando o circuito de qualquer FF é energizado, é impossível determinar os estados iniciais de Q e Q’. O que poderia ser feito para garantir que um latch NAND sempre comece no estado em que Q = 1?

6. Qual é o estado normal de repouso das entradas de um latch NOR? Qual é o estado ativo dessas entradas?

7. Quando um FF está setado, qual é o estado das saídas Q e Q’?

8. Qual é a única maneira de levar a saída Q de um latch NOR a comutar de 1 para 0?